檢索結果:共6筆資料 檢索策略: "duty cycle".ekeyword (精準) and cdept.raw="電子工程系"
個人化服務 :
排序:
每頁筆數:
已勾選0筆資料
1
工作週期校正電路(Duty Cycle Corrector, DCC)現今正廣泛地運用於雙倍資料速度同步動態隨機存取記憶體(DDR SDRAM)、雙取樣類比至數位轉換器(Double-Sampl…
2
工作週期校正電路(Duty Cycle Corrector,DCC)的功能為調整50%的工作週期,廣泛地使用在雙倍資料速度同步動態隨機存取記憶體(Double Data Rate SDRAM,DDR…
3
時下電子系統之參考時脈通常是由鎖相迴路或延遲鎖定迴路倍頻產生,由於鎖相迴路或延遲鎖定迴路的輸出訊號的工作週期限於製程變異種種因素很難做到50%,對雙倍資料速度同步動態隨機存取記憶體(Double D…
4
本論主旨在設計邊界模式之單開關升壓型功率因數校正控制晶片,為了藉由減少低頻諧波量之電源電流而獲得較高的功率因數,須使一個切換週期內之責任週期正比於電源瞬時電壓值對輸出電壓之比例。在此文中,將先進行變…
5
本論文提出一嶄新以振盪器為基礎之時域三角積分智慧型溫度感測器,該三角積分調變器將溫敏振盪頻率轉換成對應待測溫度之一位元資料串。弛張振盪器用來產生與溫度成正比、成反比以及與溫度無關之振盪頻率供調變器使…
6
本論文提出兩個以利用現場可程式化閘陣列(FPGA)所實現的電路架構,分別是以鎖相迴路(PLL)與延遲矩陣所設計之數位至時間轉換器(DTC) ,與基於脈衝縮放延遲線(PSDL)設計的數位脈波寬度調變(…